关于Spartan-6 IODELAY2 设计咨询 – 初期和初期边际延深 以及单个数据位损变质

  Spartan-6 FPGA 器件中的 IODELAY2 模块会遇到 初期数据沿延深、初期数据沿延深 和单壹数据位损变质。 Spartan-6 FPGA 消费修订表 (EN148) 针对所拥有消费样儿子 Spartan-6 FPGA 器件中存放在的此雕刻壹效实已终止了花样翻新:

  https://secure.xilinx.com/webreg/clickthrough.do?cid=146669&license=Disclaimer

  此回恢复记载说皓了陈旧掩膜版本器件的行为。 拥关于新掩膜版本器件的详细信息,请参阅 (Xilinx 回恢复 41083)。 拥关于何以区别新/陈旧掩膜版本器件的详细信息,请参阅 XCN11012。 XA 汽车、XQ、Q 级和 XC 低功耗 -1L 器件但遂新掩膜版本铰出产。

  注:MCB 将不受此效实影响。

  处理方案

  IDELAY 和 ODELAY 花样中的初期数据沿延深

  当所拥有 IDELAY_TYPE 设置中的 IDELAY_VALUE 或 ODELAY_VALUE 为 4 或更高值时或此雕刻些值用干输入延深时,IODELAY2 模块却在上升沿或下投降沿替换中将延深添加以高臻 350 ps。却以在所胸中拥有数据快比值中出产即兴此行为,同时该行为应包罗在体系时前言裕量剖析中。

  初期数据沿延深处理方法:

  没拥有拥有拥有效的方法到来处理初期数据沿延深效实,您必须在体系时前言裕量剖析中考虑到此雕刻壹效实。拥关于说皓 延深中的 潜在变募化的时前言条约束指南,请参阅 (Xilinx 回恢复 39046)

  ODELAY 花样中的初期数据沿延深

  ODELAY 花样中的 IODELAY2 模块却在上升沿或下投降沿替换经过中,使数据沿的初期延深臻 350 ps。初期数据沿要早于预期或畅通日的数据沿。在数据快比值超越 533 Mb/s 以及在所拥有 ODELAY_VALUE 设置中邑会出产即兴此行为,同时应当将其包罗在体系时前言裕量剖析中。

  初期数据沿延深处理方法:

  没拥有拥有拥有效的方法到来处理添加以的数据沿延深效实,您必须在体系时前言裕量剖析中考虑到此雕刻壹效实。 拥关于说皓 延深中的 潜在变募化的时前言条约束指南,请参阅 (Xilinx 回恢复 39046)。

  IDELAY 和 ODELAY 花样中的单壹数据位损变质

  IODELAY2 模块会损变质所拥有 IDELAY_TYPE 设置的单壹数据位或用干输入延深的单壹数据位。

  单壹数据位损变质处理方法

  详细的处理方法将确立在 IDELAY_TYPE 设置的基础上。 下列指南建议您基于运用 IODELAY2 所在的花样到来限度局限 IODELAY2 的运用。请剩意,IDELAY_TYPE 是定义操干花样的属性,它与 IDELAY_MODE 或 SERDES_MODE 属性拥关于。还需剩意的是,所拥有干用限度局限均基于还愿的数据快比值,而不是时钟频比值。此雕刻些值与能否运用 SDR 或 DDR 或 ISERDES2 DATA_RATE 属性拥关于。

  受影响的器件

  错误特点

  风险

  所拥有错误比值很低,它与数据快比值以及运用的 IODELAY2 元斋数拥关于。

  存放储器把持模块

  请剩意, 存放储器把持模块 (MCB) 接口不受 IODELAY2 效实的影响。

  绵软件/用户指南

  当前处理此效实的绵软件或用户指南没拥有拥有花样翻新。

  其他指南

  以下供的其他指南却僚佐您运用上述处理方法终止设计。在将 IDELAY_TYPE 用干 VARIABLE_FROM_ZERO 或 VARIABLE_FROM_HALF_MAX 时,请政必 监控以后的拍儿子值,以便它与指定的值不相顶牾。为此,请设计壹个计数器线路,在每回添加以您的拍儿子延时值时添加以“1”,在每回增添以您的拍儿子延时值时减去“1”。却以监控该值以确保拍儿子值不超越指定的值,从而备止出产即兴单壹数据位损变质。

  使用于

  器件

  Spartan-6 LX

  Spartan-6 LXT

发表评论

电子邮件地址不会被公开。 必填项已用*标注